(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-242225

(P2000-242225A)

(43)公開日 平成12年9月8日(2000.9.8)

(51) Int.Cl.7		識別配号	FΙ	テーマコード(参考)
G 0 9 G	3/28	•	G 0 9 G 3/28	J 5C080
•	3/20	611	3/20	611A
		621		621G

審査請求 有 請求項の数12 OL (全 24 頁)

(21)出願番号	-	特顧平11-42109
----------	---	-------------

(22)出願日 平成11年2月19日(1999.2.19)

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 藤倉 克之

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100096231

弁理士 稲垣 清

Fターム(参考) 50080 AA05 BB06 CC03 DD26 FE29

FF07 FF12 GG12 HH02 HH04


JJ02 JJ03 JJ04

(54) 【発明の名称】 プラズマディスプレイパネルの駆動装置及び駆動方法

(57)【要約】

【課題】 静電エネルギーが回収開始と同時に別のデータ電極の寄生容量に再配分されて電力消費が発生する不都合を回避できるプラズマディスプレイバネルの駆動装置を提供する。

【解決手段】 プラズマディスプレイパネルの駆動装置は、相互に直列に接続される可変インダクタ18及び回収/供給用キャパシタ46と、走査信号に応答し、列方向に並ぶデータ電極102の内、表示信号の変化によって蓄積された静電エネルギーが変化するデータ電極102のみを可変インダクタ18及び回収/供給用キャパシタ46に選択的に接続する複数のスイッチ22-1~22-iとを備えている。



【特許請求の範囲】

【請求項1】 相互に対向する第1及び第2基板と、前記第1基板上に行方向に配設された複数の走査電極及び維持電極と、前記第2基板上に列方向に配設された複数のデータ電極と、前記走査電極及び維持電極と前記データ電極との各交差部分に配設された発光セルとを備えたプラズマディスプレイパネルを駆動する駆動装置において

相互に直列に接続されるインダクタ及びキャパシタと、 走査信号に応答し、列方向に並ぶデータ電極の内、表示 10 信号の変化によって蓄積された静電エネルギーが変化す るデータ電極のみを前記インダクタ及びキャパシタに選 択的に接続する複数のスイッチとを備えることを特徴と するプラズマディスプレイパネルの駆動装置。

【請求項2】 前記インダクタを可変インダクタによって構成し、前記複数のスイッチの内で前記インダクタ及びキャパシタに選択的に接続したスイッチ数に従って、前記可変インダクタのインダクタンス値を設定するインダクタ制御手段を更に備えることを特徴とする請求項1 に記載のプラズマディスプレイパネルの駆動装置。

【請求項3】 前記インダクタ制御手段は、データが変化する1の列のデータ電極に隣接する列のデータ電極の電位変化を検出し、前記1の列のデータ電極及び隣接する列のデータ電極の検出結果に基づいて前記インダクタンス値を設定する隣接電極検出手段を含むことを特徴とする請求項2に記載のプラズマディスプレイパネルの駆動装置。

【請求項4】 前記キャパシタは、前記インダクタを介して前記データ電極の静電エネルギー回収を行うと共に、前記隣接電極検出手段は、第1の電位から該第1の 30 電位よりも低い第2の電位に変化するデータ電極をエネルギーを回収すべきデータ電極として、前記第2の電位から第1の電位に変化するデータ電極を回収した静電エネルギーを供給すべきデータ電極として、電位状態が変化しないデータ電極を静電エネルギーの回収及び供給の双方が不要なデータ電極として夫々検出することを特徴とする請求項3に記載のプラズマディスプレイパネルの駆動装置。

【請求項5】 前記キャパシタに回収された静電エネルギーを次回に発光する発光セルに供給するための供給用 40 可変インダクタを更に備えることを特徴とする請求項2 乃至4の内の何れか1項に記載のプラズマディスプレイパネルの駆動装置。

【請求項6】 相互に対向する第1及び第2基板と、前記第1基板上に行方向に配設された複数の走査電極及び維持電極と、前記第2基板上に列方向に配設された複数のデータ電極と、前記走査電極及び維持電極と前記データ電極との各交差部分に配設された発光セルとを備えたプラズマディスプレイパネルを駆動する駆動方法において

蓄積される静電エネルギーが変化する前記データ電極の 数を検出し、

前記検出結果に基づいて、検出された前記データ電極に 選択的に接続される可変インダクタのインダクタンス値 を設定し、

前記設定したインダクタンス値に基づいて、前記可変インダクタを接続したデータ電極の寄生容量から、蓄積された静電エネルギーを回収することを特徴とするプラズマディスプレイパネルの駆動方法。

【請求項7】 相互に対向する第1及び第2基板と、前記第1基板上に行方向に配設された複数の走査電極及び維持電極と、前記第2基板上に列方向に配設された複数のデータ電極と、前記走査電極及び維持電極と前記データ電極との各交差部分に配設された発光セルとを備えたプラズマディスプレイバネルを駆動する駆動方法において、

可変インダクタを使用し、前記可変インダクタと前記データ電極との共振を利用して前記複数のデータ電極の静電エネルギーを回収する回路を有し、

20 前記複数の走査電極の選択状態が遷移するときに、前記 複数のデータ電極の中で駆動状態が変化するデータ電極 の本数を検出し、

前記検出結果に応じて前記可変インダクタのインダクタ ンス値を変化させ、

前記駆動状態が変化するデータ電極のみから前記静電エネルギーを回収するととを特徴とするプラズマディスプレイパネルの駆動方法。

【請求項8】 相互に対向する第1及び第2基板と、前記第1基板上に行方向に配設された複数の走査電極及び維持電極と、前記第2基板上に列方向に配設された複数のデータ電極と、前記走査電極及び維持電極と前記データ電極との各交差部分に配設された発光セルとを備えたプラズマディスプレイパネルを駆動する駆動方法において、

可変インダクタを使用し、前記可変インダクタと前記データ電極との共振を利用して前記複数のデータ電極のエネルギーを回収する回路を有し、

前記複数の走査電極の選択状態が遷移するときに、前記 複数のデータ電極の中で駆動状態が変化するデータ電極 の本数と、前記データ電極に隣接するデータ電極の駆動 状態変化を検出し、

前記検出結果に応じて前記可変インダクタのインダクタンス値を変化させ、

前記駆動状態が変化するデータ電極のみから前記静電エネルギーを回収するととを特徴とするプラズマディスプレイパネルの駆動方法。

【請求項9】 次の走査電極の選択期間に移行した際 に、駆動状態が変化する前記データ電極と前記可変イン ダクタとの共振周波数が変化するのを補償するように前 50 記可変インダクタのインダクタンス値を変化させること

を特徴とする請求項7又は8に記載のプラズマディスプ レイパネルの駆動方法。

【請求項10】 相互に対向する第1及び第2基板と、 前記第1基板上に行方向に配設された複数の走査電極及 び維持電極と、前記第2基板上に列方向に配設された複 数のデータ電極と、前記走査電極及び維持電極と前記デ ータ電極との各交差部分に配設された発光セルとを備え たプラズマディスプレイバネルを駆動する駆動装置にお いて、

可変インダクタと、

前記可変インダクタの第2端子に接続された回収容量

前記可変インダクタの第1端子と前記複数のデータ電極 との間に接続され、前記複数のデータ電極の駆動状態を 制御する複数の第1スイッチと、

外部から入力される表示信号により前記複数の第1スイ ッチの開閉状態を制御し、且つ前記複数のデータ電極の 駆動状態変化を検出して検出信号を出力する駆動制御回 路とを備え、

次の前記走査電極の選択期間に移行した際に、前記駆動 20 制御回路は任意の前記データ電極における現在及び次の 選択期間に対応する表示信号を比較することにより、前 記複数のデータ電極の中で駆動状態が変化するデータ電 極の本数を検出し、前記駆動制御回路の検出信号により 前記可変インダクタのインダクタンス値を変化させると とを特徴とするプラズマディスプレイバネルの駆動装

【請求項11】 相互に対向する第1及び第2基板と、 前記第1基板上に行方向に配設された複数の走査電極及 び維持電極と、前記第2基板上に列方向に配設された複 30 数のデータ電極と、前記走査電極及び維持電極と前記デ ータ電極との各交差部分に配設された発光セルとを備え たプラズマディスプレイパネルを駆動する駆動装置にお いて、

可変インダクタと、

前記可変インダクタの第2端子に接続された回収容量

前記可変インダクタの第1端子と前記複数のデータ電極 との間に接続され、前記複数のデータ電極の駆動状態を 制御する複数の第1スイッチと、

外部から入力される表示信号により前記複数の第1スイ ッチの開閉状態を制御し、且つ前記複数のデータ電極の 駆動状態変化を検出して検出信号を出力する駆動制御回 路とを備え、

次の前記走査電極の選択期間に移行した際に、前記駆動 制御回路は任意の前記データ電極における現在及び次の 選択期間に対応する表示信号を比較することにより、前 記複数のデータ電極の中で駆動状態が変化するデータ電 極の本数を検出し、

極における、現在及び次の走査電極の選択期間に対応す る同一の前記隣接するデータ電極の表示信号を比較する ことにより、前記隣接する複数のデータ電極の駆動状態 変化を検出し、前記駆動制御回路の検出信号により前記 可変インダクタのインダクタンス値を変化させることを

【請求項12】 次の走査電極の選択期間に移行した際 に、駆動状態が変化する前記データ電極と前記可変イン ダクタとの共振周波数が変化するのを補償するように、 前記可変インダクタのインダクタンス値を変化させると とを特徴とする請求項10又は11に記載のプラズマデ

特徴とするプラズマディスプレイパネルの駆動装置。

ィスプレイパネルの駆動装置。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、プラズマディスプ レイパネルの駆動回路及び駆動方法に関し、特に、発光 時にデータ電極の寄生容量に溜まった静電エネルギーを 回収して次回の書込み放電に利用するプラズマディスプ レイパネルの駆動装置及び駆動方法に関する。

[0002]

【従来の技術】プラズマディスプレイパネル(Plasma Di splay Panel: PDP)、液晶ディスプレイ及びエレク トロ·ルミネッセント(EL)等のフラットパネルディス プレイが知られている。近年では、特にPDPの大画面 化が進み、40インチ或いは50インチといった、CR T (Cathode Ray Tube)では技術的に極めて困難な画面サ イズも出現している。フラットパネルディスプレイは、 将来CRTに代わるディスプレイとして大きな期待を集 めているが、一方では、CRTに比して高価であり、消 費電力が極めて大きいという問題を有する。

【0003】PDPは、マトリクス状に配列された複数 の発光セルを有する。発光セルの発光方式は、放電空間 (放電ガス) に電極を露出させて直流放電の状態で動作 させる直流駆動型(DC型)と、誘電体層に電極を被覆 して放電ガスには直接露出させず交流放電の状態で動作 させる交流駆動型(AC型)とに分類される。これらの 内で、交流駆動型が現在の主流になっている。

【0004】図14は、交流駆動型PDPのパネル及び その駆動回路部分の構成を示したブロック図である。P 40 DPパネル101は、対向する第1ガラス基板と第2ガ ラス基板とが相互に貼り合わされて封止された構造を有 する。第1ガラス板には、走査電極103とこれと対を なす維持電極104とが夫々L×m本ずつ行方向に配設 されている。第2ガラス基板には、画素数に対応した k ×n本のデータ電極102が列方向に配設される。現在 では、例えば、1024本程度のデータ電極と、768 本程度の走査電極とを有する上記構造のPDPが実用化 されている。

【0005】発光セルは、データ電極102と走査電極 駆動状態が変化する前記データ電極に隣接するデータ電 50 103と維持電極104との各交差部分に形成された空

間領域に配設されており、隣接する発光セルは隔壁で相 互に分離されている。発光セル内には、希ガス等から成 る混合ガスが封入されており、電極102~104に電 圧が所定の条件で印加されることにより、発光セル内部 で放電が起こって発光する。全ての電極102~104 は絶縁層によって放電空間から隔絶されており、駆動回 路側からみるとデータ電極102、走査電極103及び 維持電極104は、寄生容量をもつ容量性負荷となる。 交流駆動型では、電極102~104に駆動回路から電 荷が充電される過渡状態時にのみ放電が行われる。

【0006】k×n本のデータ電極102には、データ ドライバ 1 0 5 -1~ 1 0 5 -kの出力端子D1~ D knが接 続されており、L×m本の走査電極103には走査ドラ イバ106-1~106-Lの出力端子S,~S, が接続さ れている。L×m本の維持電極104には維持パルス発 生器107が接続されており、走査ドライバ106-1~ 106-Lの電源入力端子には切換スイッチ(図示せず) を介して維持パルス発生器10.7が接続される。

【0007】PDPでは、画像の中間調表示を行うた め、画面の1フィールドを複数のサブフィールドに分割 20 して輝度変調を行っている。図15は、図14に示した PDP各部の1サブフィールド期間における駆動波形図 である。先ず、書込み期間では、走査ドライバ106-1 ~106-Lから各走査電極S,~S, に対して走査パル ス信号が順次に印加され、これに同期してデータドライ バ105-1~105-kからデータ電極D₁~D_{kn}に対し データパルス信号が表示信号として印加される。これに より、各データ電極102と、選択状態にある走査電極 103との交点上の発光セルに表示信号が印加され、全 ての走査電極103を走査することによって、PDPパ 30 ネル101の全ての発光セルに表示信号が書き込まれる 書込み放電が行われる。データパルス信号の出力駆動電 圧V Dは、高電位側電源V d d 及び低電位側電源V s s 間の2値をとり、各発光セル内では、書き込まれた情報 が保持される。出力駆動電圧VDの値は70~100V 程度であり、走査バルス信号は-150~-200V程 度である。

【0008】次いで、維持期間では、維持パルス発生器 107から全ての維持電極104に対して共通の連続し -200V程度である。全ての走査電極103に対して は、走査ドライバ106-1~106-Lの電源入力端子に 接続する切換スイッチ(図示せず)が維持パルス発生器 107側に切り換えられることによって、維持パルス発 生器107から全走査電極103に対し共通の連続した 維持パルスが印加される。但し、走査電極103に印加 される維持パルスは、維持電極104に印加されるパル スとは逆位相である。維持期間では、書込み期間でデージ タ電極102にVddレベルの信号が書き込まれた発光

パルスの出力数がサブフィールド毎に変化することによ り、発光セルの発光回数が変化する。このため、視覚的 には発光輝度が変化したように見え、中間調表示が可能 になる。

【0009】更に、予備放電期間では、予備放電パルス 及び予備放電消去パルスが全走査電極103及び全維持 電極104に印加されることにより、前回のサブフィー ルドで各発光セルに保持されていたデータパルス信号が 消去され、次回の1サブフィールド期間に移行する。

【0010】上述した一連の動作では、各データ電極1 02に印加すべき表示信号が、図14に示される範囲の 外部から、DAT₁~DAT₁の低電圧ロジック信号とし てデータドライバ105-1~105-kに入力される。デ ータドライバ105-1~105-kは、表示信号を直並列 変換して、Vdd~GND間の振幅をもつデータパルス 信号として出力する。

【0011】図16は、任意のデータ電極におけるデー タパルス信号の波形図である。ここでは、説明の簡単化 のため、モノクロ表示の場合で説明する。データパルス 信号電圧がVddレベル及びGNDレベルの何れである かは、発光セルに書き込まれる表示信号が発光状態の 「Vdd」及び非発光状態の「GND」の何れであるか で決定され、その出現バターンは画像信号によって様々 である。Twは1ラインの走査電極が選択される期間に 相当し、その値は約3 µ secである。立上がり及び立下 がり時間tr、tfが長くなると、PDPの発光セルの 放電が不安定になって正常な信号書込みが困難になる。 この現象を防ぐため、立上がり時間 t r 及び立下がり時 間tfを夫々、約400nsec以内にする必要がある。 【0012】上述したPDPの動作では、各電極を駆動 するために必要なエネルギーとして、発光セルの放電発 光による電流分と、電極に寄生する静電容量の充放電分 とが存在する。これらの内、寄生容量の充放電分による

【0013】上記駆動回路の一例が、特開昭63-10 1897公報に記載されている。図17は、この公報に た維持パルスが印加される。維持パルスは、-150~ 40 記載のエネルギー回収機能を有するディスプレイ駆動回 路を示す回路図である。

る構造の駆動回路を用いている。

静電エネルギーの割合が大きく、これを低減することは

PDPの低消費電力化に大きく寄与する。そとで、PD

Pでは、寄生容量の充放電時の静電エネルギーを回収す

【0014】上記ディスプレイ駆動回路は、任意の負荷 容量から充放電エネルギー(静電エネルギー)を回収す るためのスイッチ手段21と、回収回路17とを備え る。スイッチ手段21に接続する負荷容量23-1~23 -iは、PDPにおけるデータ電極の寄生容量に相当す る。スイッチ手段21は、「Vdd」及び「GND」の 出現バターンが各選択時に変化するデータ電極から静電 エネルギーを回収する際には必要であるが、発光時に共 セルのみが放電を生じて発光する。また、連続する維持 50 通のパルスが印加される走査電極 103及び維持電極 1

04に対しては不要である。

【0015】回収回路17は、駆動出力電圧をVdd又 はGNDレベルに保持するためのスイッチ48、47を 有する。回収回路17は更に、インダクタ41、ダイオ ード42、44、スイッチ43、45及び回収容量46 を有し、これらの要素からエネルギー回収回路が構成さ れる。選択されたデータ電極から回収された静電エネル ギーは、回収/供給用キャパシタ46に蓄積され、次の 駆動タイミングで別の電極に供給され再利用される。な お、データ電極のエネルギー回収が行われる場合に、選 10 択されるデータ電極は少なくとも数100本以上存在す る。とのため、通常1本のデータ電極に対し1個のエネ ルギー回収回路が用られることはなく、複数本のデータ 電極に対して1個のエネルギー回収回路が用いられて、 効率化が図られる。

【0016】図18は、図17に示した従来のディスプ レイ駆動回路における静電エネルギーの回収動作時の波 形図である。横軸は時間の流れ、縦軸は電圧の変化を示

【0017】時刻 t。では、スイッチ手段21のスイッ チ22-1~22-iをインダクタ41側に切り換え且つス イッチ43をオンとすると、負荷容量23-1~23-iに*

* 蓄積されていた静電エネルギーがインダクタ41、ダイ オード42及びスイッチ43を経由して回収/供給用キ ャパシタ46に回収される。このとき、負荷容量23-1 ~23-i、回収/供給用キャパシタ46及びインダクタ 41によって共振回路が形成される。このため、負荷容 量23-1~23-1の電圧エネルギーがインダクタ41に 電流エネルギーとして移送され、共振による回収電流 I 、が流れる。

【0018】時刻t,では、負荷容量23-1~23-iの 電圧Voutが回収/供給用キャパシタ46の電圧Vctに 等しくなり、このとき回収電流ILは最大になる。時刻 t,では、負荷容量23-1~23-iに蓄積されていた静 電エネルギーが全て回収/供給用キャパシタ46に移送 される。時刻 t 2以降では、ダイオード42がブロッキ ングするので、回収電流しが逆方向に流れることはな く、従って、図18に示す半波整流波形となる。 【0019】 このとき、負荷容量23-1~23-iの静電

容量をC、、インダクタ41のインダクタンス値をL、 回収電流経路における全抵抗分をRとすると、静電エネ ルギーの回収に必要な時間Tは次式(1)で表される。 [0020]

【数1】

 $T = \pi \cdot \sqrt{\{1/(L \cdot C_L) - (R/2L)^2\}}$ $= \pi \cdot \sqrt{(L \cdot C_1)}$

..... (1)

【0021】時間Tが、前述したデータパルス信号の立 上がり時間trと立下がり時間tfとを決定する。実際 のPDP装置の設計では、T<400nsecとなるよう にL及びC、を設定し、回収動作を開始してから400 n secとなった時点でエネルギー回収動作を打ち切り、 負荷容量23-1~23-iの電圧をVddまたはGNDに 保持する動作に移行させる。

【0022】ところで、上述の動作説明では、全ての負 荷容量23-1~23-iの静電エネルギーを回収しようと したが、回収対象となるのは、データ電極の内でt。→ t₂のタイミングでその電圧がVdd→GNDに変化す るものだけである。従って、PDPの実際の動画像表示 では、静電エネルギーを回収すべきデータ電極の本数 が、1ラインの走査電極を選択する度に常に変化すると とになる。これは、上記式(1)でC、が変化すること を意味するので、回収に必要な時間Tも1走査ライン毎 に変化する。そのため、例えば回収すべきデータ電極の 本数が増加すると回収時間下が長くなり、負荷容量の静 電エネルギーを決められた時間内で全て回収することは できず、エネルギー回収効率が低下する。

【0023】一方、回収すべきデータ電極数が減少する と回収時間Tが短くなるので、理想的には、回収すべき 全ての負荷容量から静電エネルギーを回収することは可 50 ノードには、回収回路17における可変インダクタ18

能である。しかし、回収すべきデータ電極数が減少する と、回収電流 I, のパルス幅(Tに相当)が短くなっ 30 て、回収回路内部での損失分が次第に大きくなる。これ は以下の理由による。PDPのデータ電極駆動電圧は1 00 V近くにも達する。とのため、回収回路には高耐圧 の接合型スイッチングダイオードが一般に用いられる が、このダイオードは逆回復時間 t,,が比較的長い。従 って、パルス幅が短くなるとブロッキングしきれずに、 回収電流の多くが逆方向電流として貫通する。これによ り、エネルギー回収効率の著しい低下をもたらす。 【0024】図19は、上記回収効率の低下を改善する ための従来のディスプレイ駆動回路を示した回路図であ る。このディスプレイ駆動回路の一例が、特開平10-

【0025】上記ディスプレイ駆動回路は、スイッチ手 段21、回収回路17及び駆動制御回路19を備える。 スイッチ手段21における複数のスイッチ22-1~22 -iの第1端子には夫々、データ電極の寄生容量に相当す る負荷容量23-1~23-iが接続され、第2端子はGN Dに接続される。スイッチ22-1~22-iの第3端子 は、回収回路17におけるスイッチ47及び48の各第一 1端子に共通接続される。スイッチ47及び48の接続

11015公報に記載されている。

(5)

の第1端子が接続される。可変インダクタ18の第2端子にはスイッチ40の第1端子が接続され、スイッチ40の第2端子には回収/供給用キャパシタ46の第1端子が接続される。スイッチ48の第2端子が電源Vddに接続され、スイッチ47の第2端子、及び回収/供給用キャパシタ46の第2端子がGNDに接続される。

【0026】上記従来のディスプレイ駆動回路によるエネルギー回収動作では、表示データ信号の状態で決まるスイッチ22-1~22-iの状態、つまり、回収回路17側に閉じているスイッチ22-1~22-iの個数を駆動制御回路19で検出する。更に、その検出結果に従って可変インダクタ18のインダクタンス値を設定する。

【0027】図20は、上記ディスプレイ駆動回路における駆動制御回路19の内部構成を示すブロック図である。駆動制御回路19は、i段のシフトレジスタ1、ラッチ2、及び第1のエンコーダ4を有する。シフトレジスタ1のiビット出力Q1~Q1はラッチ2に入力され、ラッチ2のiビット出力Y1~Y1は、出力端子54に出力されると共に第1のエンコーダ4に入力される。第1のエンコーダ4のmビット出力a1~a1は出力端子55に接続される。

【0028】上記駆動制御回路19では、直列化されたPDPの表示データ信号が入力端子51からシフトレジスタ1に入力され、入力端子52に印加される転送クロック信号の動作タイミングでiビット分シフトされる。シフトの完了後は、入力端子53に印加されるタイミング制御信号によって、そのときの出力Q1~Q1がラッチ2でラッチされ、ラッチ出力Y1~Y1に保持される。とのラッチ出力保持のタイミングは、走査電極の選択状態が1の走査電極S1からS11に移行したときである。な30 お、ラッチ出力Y1~Y1はデータ電極の駆動表示信号に相当し、図19のスイッチ22-1~22-iのオン/オフ状態を制御する。

【0029】一方、エンコーダ4では、ラッチ出力Y1~Y1が入力されてmビットのバイナリ信号a1~a1に変換され、図19の可変インダクタ18に入力される。可変インダクタ18では、バイナリ信号a1~a1の値の大小によってそのインダクタンス値が設定される。

【0030】図21は、上記従来のディスプレイ駆動回路における可変インダクタの一例を示す回路図である。 この例では、m個のインダクタ41-1、41-2・・・4 1-mが並列に接続され、バイナリ信号a₁~a₂によって スイッチ43-1、43-2・・・43-m、及びスイッチ4 5-1、45-2・・・45-mのオン/オフ状態の組合わせ が制御される。これにより、インダクタ41-1~41-m の並列接続による合成インダクタンス値が変化する。

には、インダクタンス値を小さくすることによって、回収時間Tが必要以上に大きくならないようにすることができる。図中の42-1、42-2・・・42-m、及び45-1、45-2・・・45-mは夫々、インダクタ41-1、41-2・・・41-mを経由する静電エネルギーの流れを制御するダイオードである。

【0032】以上のように、従来のエネルギー回収回路では、エネルギー回収動作時に、現在選択している走査ラインS,に対応する発光セルの表示データ信号を参照し、電位状態(駆動状態)が「GND」であるデータ電極数をカウントする。更に、その本数をバイナリコード化した制御信号に従って、可変インダクタのインダクタンス値を決定していた。

[0033]

【発明が解決しようとする課題】しかし、上記従来のディスプレイ駆動回路では以下の問題があった。図22は、マトリクス状に配列された各電極間の静電容量を表した等価回路図である。1本のデータ電極がもつ静電容量C。の成分には、走査電極との交差容量成分C。、維持電極との交差容量成分C。、及び、隣接データ電極相互の静電容量C。が存在する。ここで、静電容量(: C。)は

 $C_{D} = (C_{S} + C_{C}) + 2C_{d}$

と表される。実際のPDPの表示動作では、任意のデータ電極D_nの電位状態が次の走査電極に移行して変化するときに、隣接データ電極D_{n-1}、D_{n+1}の電位状態が同じタイミングでどのように変化するかで、静電容量C_aの値が下記(a)~(c)のように異なる。

(a) D_{n-1}、 D_{n+1}がD_nと同極性で変化: C_p = (C_s+C_p)

(b) D_{n-1} 、 D_{n+1} が変化しない : $C_0 = (C_5 + C_c) + 2C_d$

(c) D_{n-1}、 D_{n+1}がD_n と逆極性で変化: C_p = (C_s + C_p) + 4 C_a

【0034】図23は、上記(a)~(c)の各場合におけるPDPの表示パターン説明図である。本例ではD。~D111の128本のデータ電極に対して1個のエネルギー回収回路を用いることとする。また、走査電極の選択状態がS1からS11に移行するときに、電位状態が「Vdd」から「GND」に変化する64本のデータ電極からエネルギーを回収する場合を想定する。図23(A)は位置的に連続した64本のデータ電極から回収する場合、同図(B)はデータ電極1本おきに回収し且つその間に位置するデータ電極の電位状態が変化しない場合、同図(C)はデータ電極1本おきに回収し且つその間に位置するデータ電極の電位状態が逆極性で変化する場合を夫々示す。図23(A)~(C)で、斜線を付した部分はGNDレベル、斜線を付さない部分はVddレベルを夫々示す。【0035】前述のように、従来のエネルギー回収回路

12

極数をカウントして静電エネルギーを回収する。とのため、図23(A)のような表示パターンで走査電極 $S_{1,1}$ が選択されるときには、本来は回収が不要な $D_{5,1} \sim D_{1,2}$ 、のデータ電極に対しても回収動作を行うことになる。データ電極 $D_{5,4} \sim D_{1,2}$,は、1ライン前の走査電極 S_{1} 選択時にも「GND」であり、その寄生容量には既にエネルギーが残存していない。従って、図19の回路を参照して考えると、データ電極 $D_{5,4} \sim D_{5,2}$ の寄生容量に蓄積されていた電荷が、エネルギー回収の開始と同時にデータ電極 $D_{5,4} \sim D_{1,2}$ 、の寄生容量に再配分される。このとき、スイッチ22-1~22-iの内部抵抗によって電力消費が発生する。

【0036】図23(A)の表示パターンでは、再配分後 のデータ電極容量が約2倍となり、このとき再配分前に データ電極D。~D。、に蓄積されていたエネルギーの半 分が電力消費によって失われる。このように、従来のデ ィスプレイ駆動回路では、エネルギー回収時に、電位状 態が「GND」であるデータ電極数を単純に計算し、そ の結果をエンコードして可変インダクタ18のインダク タンス値を求めていた。このため、電位状態が変化する 20 データ電極の本数を正確に求めることができなかった。 【0037】次に、図23(A)~(C)で、隣接するデータ 電極の表示パターンが変化する場合を考える。実際のP DPにおけるデータ電極の容量成分の値は、C₅、C_c、 C。が全て10数pF程度である。この場合、(A)~(C) における64本のデータ電極におけるエネルギー回収時 の静電容量C。は夫々、約2nF、約3nF、約5nF となり、表示パターンによっては、回収すべきデータ電 極容量が2.5倍も異なる。しかし、従来のディスプレ イ駆動回路では、静電エネルギーを回収すべきデータ電 30 極のみに注目して可変インダクタ18のインダクタンス 値を設定していたため、最適なインダクタンス値を得る ことができず、エネルギー回収効率が低下していた。 【0038】本発明は、上記に鑑み、静電エネルギーが 回収開始と同時に別のデータ電極の寄生容量に再配分さ れて電力消費が発生する不都合を回避できるプラズマデ

【0039】本発明は、上記目的を達成した上で、可変インダクタに最適なインダクタンス値を設定することが 40でき、寄生容量の充放電による静電エネルギーをより効果的に回収し、PDPの低消費電力化に大きく寄与することができるブラズマディスプレイパネルの駆動装置及び駆動方法を提供することを目的とする。

ィスプレイパネルの駆動装置を提供することを目的とす

[0040]

【課題を解決するための手段】上記目的を達成するため 収した静電エネルギーを に、本発明のプラズマディスプレイバネルの駆動装置 電位状態が変化しない が は、相互に対向する第1及び第2基板と、前記第1基板 収及び供給の双方が不要 上に行方向に配設された複数の走査電極及び維持電極 る。この場合、静電エネ と、前記第2基板上に列方向に配設された複数のデータ 50 の検出精度が向上する。

電極と、前記走査電極及び維持電極と前記データ電極と の各交差部分に配設された発光セルとを備えたブラズマ ディスプレイパネルを駆動する駆動装置において、相互 に直列に接続されるインダクタ及びキャバシタと、走査 信号に応答し、列方向に並ぶデータ電極の内、表示信号 の変化によって蓄積された静電エネルギーが変化するデータ電極のみを前記インダクタ及びキャバシタに選択的 に接続する複数のスイッチとを備えることを特徴とす る。

【0041】本発明のブラズマディスプレイパネルの駆動装置では、発光によって電位状態が変化するデータ電極の数を正確に検出し、検出されたデータ電極にのみインダクタ及びキャパシタを接続することができるので、 静電エネルギーが回収開始と同時に別のデータ電極の寄生容量に再配分されるような不都合を回避することができる。

【0042】 ことで、前記インダクタを可変インダクタによって構成し、前記複数のスイッチの内で前記インダクタ及びキャパシタに選択的に接続したスイッチ数に従って、前記可変インダクタのインダクタンス値を設定するインダクタ制御手段を更に備えることが好ましい。この場合、インダクタ制御手段可変によって可変インダクタに最適のインダクタンス値を設定することができるので、寄生容量の充放電による静電エネルギーをより効果的に回収して、PDPの低消費電力化に大きく寄与することができる。

【0043】また、前記インダクタ制御手段は、データが変化する1の列のデータ電極に隣接する列のデータ電極の電位変化を検出し、前記1の列のデータ電極及び隣接する列のデータ電極の検出結果に基づいて前記インダクタンス値を設定する隣接電極検出手段を含むことが好ましい。この場合、次の1走査ラインに選択状態が移行した際に、1のデータ電極の電位変化に加えて隣接する別のデータ電極の電位変化をも検出でき、双方の検出結果を総合した上で、対象となるデータ電極の全容量値を求め、インダクタンス値を補償することができる。これにより、PDPの走査電極1ライン毎の画像表示バターンがどのように変化した場合でも、エネルギー回収効率を向上させることができる。

【0044】更に好ましくは、前記キャパシタは、前記インダクタを介して前記データ電極の静電エネルギー回収を行うと共に、前記隣接電極検出手段は、第1の電位から該第1の電位よりも低い第2の電位に変化するデータ電極をエネルギーを回収すべきデータ電極として、前記第2の電位から第1の電位に変化するデータ電極を回収した静電エネルギーを供給すべきデータ電極として、電位状態が変化しないデータ電極を静電エネルギーの回収及び供給の双方が不要なデータ電極として夫々検出する。この場合、静電エネルギーを回収すべきデータ電極の検出精度が向上する。

14

【0045】また、前記キャパシタに回収された静電エネルギーを次回に発光する発光セルに供給するための供給用可変インダクタを更に備えることが好ましい。この場合、静電エネルギーの回収/再利用動作を同時進行的に行うことができるので、各動作に対する割当て時間が増大する。これにより、同程度の静電エネルギーを回収/再利用する際に流れるピーク電流を低減できるので、回収/再利用経路における抵抗成分によるエネルギー損失をより低減することができる。

【0046】本発明のプラズマディスプレイパネルの駆動方法は、相互に対向する第1及び第2基板と、前記第1基板上に行方向に配設された複数の走査電極及び維持電極と、前記第2基板上に列方向に配設された複数のデータ電極と、前記走査電極及び維持電極と前記データ電極との各交差部分に配設された発光セルとを備えたブラズマディスプレイパネルを駆動する駆動方法において、蓄積される静電エネルギーが変化する前記データ電極の数を検出し、前記検出結果に基づいて、検出された前記データ電極に選択的に接続される可変インダクタのインダクタンス値を設定し、前記設定したインダクタンス値を対して、前記可変インダクタを接続したデータ電極の寄生容量から、蓄積された静電エネルギーを回収することを特徴とする。

【0047】本発明のプラズマディスプレイパネルの駆動方法では、例えば、VddレベルからGNDレベルに実際に変化するデータ電極数を検出することによって、負荷容量値の変化を正確に検出することができる。これにより、適正なインダクタンス値を可変インダクタに設定し、寄生容量の充放電による静電エネルギーをより効果的に回収することができる。

【0048】本発明のプラズマディスプレイパネルを駆 動する駆動方法は、相互に対向する第1及び第2基板 と、前記第1基板上に行方向に配設された複数の走査電 極及び維持電極と、前記第2基板上に列方向に配設され た複数のデータ電極と、前記走査電極及び維持電極と前 記データ電極との各交差部分に配設された発光セルとを 備えたプラズマディスプレイパネルを駆動する駆動方法 において、可変インダクタを使用し、前記可変インダク タと前記データ電極との共振を利用して前記複数のデー タ電極の静電エネルギーを回収する回路を有し、前記複 40 数の走査電極の選択状態が遷移するときに、前記複数の データ電極の中で駆動状態が変化するデータ電極の本数 を検出し、前記検出結果に応じて前記可変インダクタの インダクタンス値を変化させ、前記駆動状態が変化する データ電極のみから前記静電エネルギーを回収すること を特徴とする。

【0049】本発明のプラズマディスプレイパネルの駆動方法では、駆動状態が変化するデータ電極のみから静電エネルギーを回収することができるので、静電エネルギーが回収開始と同時に別のデータ電極の寄生容量に再

配分されるような不都合を回避することができる。 【0050】本発明のプラズマディスプレイバネルを駆 動する駆動方法は、相互に対向する第1及び第2基板 と、前記第1基板上に行方向に配設された複数の走査電 極及び維持電極と、前記第2基板上に列方向に配設され た複数のデータ電極と、前記走査電極及び維持電極と前 記データ電極との各交差部分に配設された発光セルとを 備えたプラズマディスプレイバネルを駆動する駆動方法 において、可変インダクタを使用し、前記可変インダク タと前記データ電極との共振を利用して前記複数のデー タ電極のエネルギーを回収する回路を有し、前記複数の 走査電極の選択状態が遷移するときに、前記複数のデー タ電極の中で駆動状態が変化するデータ電極の本数と、 前記データ電極に隣接するデータ電極の駆動状態変化を 検出し、前記検出結果に応じて前記可変インダクタのイ ンダクタンス値を変化させ、前記駆動状態が変化するデ ータ電極のみから前記静電エネルギーを回収することを 特徴とする。

【0051】本発明のプラズマディスプレイパネルの駆動方法では、複数の走査電極の選択状態が遷移するときに、1のデータ電極の駆動状態の変化に加えてその隣接する別のデータ電極の駆動状態の変化をも検出でき、双方の検出結果を総合した上で、対象となるデータ電極の全容量値を求めてインダクタンス値を補償しつつ、静電エネルギーを効率良く回収するととができる。

【0052】また、次の走査電極の選択期間に移行した際に、駆動状態が変化する前記データ電極と前記可変インダクタとの共振周波数が変化するのを補償するように前記可変インダクタのインダクタンス値を変化させることが好ましい。

【0053】本発明のプラズマディスプレイバネルの駆 動装置は、相互に対向する第1及び第2基板と、前記第 1基板上に行方向に配設された複数の走査電極及び維持 電極と、前記第2基板上に列方向に配設された複数のデ ータ電極と、前記走査電極及び維持電極と前記データ電 極との各交差部分に配設された発光セルとを備えたプラ ズマディスプレイパネルを駆動する駆動装置において、 可変インダクタと、前記可変インダクタの第2端子に接 続された回収容量と、前記可変インダクタの第1端子と 前記複数のデータ電極との間に接続され、前記複数のデ ータ電極の駆動状態を制御する複数の第1スイッチと、 外部から入力される表示信号により前記複数の第1スイ ッチの開閉状態を制御し、且つ前記複数のデータ電極の 駆動状態変化を検出して検出信号を出力する駆動制御回 路とを備え、次の前記走査電極の選択期間に移行した際 に、前記駆動制御回路は任意の前記データ電極における 現在及び次の選択期間に対応する表示信号を比較すると とにより、前記複数のデータ電極の中で駆動状態が変化 するデータ電極の本数を検出し、前記駆動制御回路の検 出信号により前記可変インダクタのインダクタンス値を 変化させるととを特徴とする。

【0054】本発明のプラズマディスプレイパネルの駆 動装置では、発光によって駆動状態が変化するデータ電 極の数を正確に検出し、検出されたデータ電極にのみイ ンダクタ及びキャパシタを接続することができるので、 静電エネルギーが回収開始と同時に別のデータ電極の寄 生容量に再配分されるような不都合を回避することがで

【0055】本発明のプラズマディスプレイパネルの駆 動装置は、相互に対向する第1及び第2基板と、前記第 10 1基板上に行方向に配設された複数の走査電極及び維持 電極と、前記第2基板上に列方向に配設された複数のデ ータ電極と、前記走査電極及び維持電極と前記データ電 極との各交差部分に配設された発光セルとを備えたプラ ズマディスプレイパネルを駆動する駆動装置において、 可変インダクタと、前記可変インダクタの第2端子に接 続された回収容量と、前記可変インダクタの第1端子と 前記複数のデータ電極との間に接続され、前記複数のデ ータ電極の駆動状態を制御する複数の第1スイッチと、 外部から入力される表示信号により前記複数の第1スイ 20 ッチの開閉状態を制御し、且つ前記複数のデータ電極の 駆動状態変化を検出して検出信号を出力する駆動制御回 路とを備え、次の前記走査電極の選択期間に移行した際 に、前記駆動制御回路は任意の前記データ電極における 現在及び次の選択期間に対応する表示信号を比較すると とにより、前記複数のデータ電極の中で駆動状態が変化 するデータ電極の本数を検出し、駆動状態が変化する前 記データ電極に隣接するデータ電極における、現在及び 次の走査電極の選択期間に対応する同一の前記隣接する データ電極の表示信号を比較することにより、前記隣接 30 する複数のデータ電極の駆動状態変化を検出し、前記駆 動制御回路の検出信号により前記可変インダクタのイン ダクタンス値を変化させることを特徴とする。

【0056】本発明のプラズマディスプレイパネルの駆 動装置は、可変インダクタに最適なインダクタンス値を 設定することができ、寄生容量の充放電による静電エネ ルギーをより効果的に回収することができる。

【0057】好ましくは、次の走査電極の選択期間に移 行した際に、駆動状態が変化する前記データ電極と前記 可変インダクタとの共振周波数が変化するのを補償する 40 ように、前記可変インダクタのインダクタンス値を変化 させる。

[0058]

【発明の実施の形態】図面を参照して本発明を更に詳細 に説明する。図1は、本発明の第1実施形態例における ディスプレイ駆動回路の構成を示す回路図である。この ディスプレイ駆動回路は、回収回路17、スイッチ手段 21及び駆動制御回路20を備える。

【0059】スイッチ手段21は、複数のスイッチ22

第1端子は夫々、負荷容量23-1~23-iに接続され、 各第2端子はGNDに接続される。スイッチ22-1~2 2-iの第3端子は、回収回路17の入出力端子に共通接 続される。一般に、スイッチ22-1~22-iは、データ ドライバICとして集積化して用いる場合が多い。

【0060】回収回路17は、1つの列に並ぶデータ電 極102の負荷容量に選択的に接続される可変インダク タ18及び回収/供給用キャパシタ46と、スイッチ4 7及び48とから構成される。但し、本実施形態例でス イッチ47は必須ではない。回収回路17の入出力端子 には、可変インダクタ18の第1端子と、スイッチ47 及び48の各第1端子とが接続されている。スイッチ4 7及び48の各第2端子は夫々、GND及びVddに接 続される。一方、可変インダクタ18の第2端子には同 収/供給用キャパシタ46の第1端子が接続されてい る。回収/供給用キャパシタ46の第2端子はGNDに 接続される。可変インダクタ18には、図21と同様の 構成のものを用いることができるが、可変インダクタ1 8は、この構成に限られず、外部からの制御信号によっ てインダクタンス値が選択できるものであれば他の構成 でも良い。

【0061】駆動制御回路20は、駆動回路32と第1 の電位状態変化検出器31とから構成される。駆動回路 32は、入力端子51、52及び53から夫々入力され る表示データ信号、転送クロック信号及びタイミング制 御信号に従って動作し、スイッチ手段21におけるスイ ッチ22-1~22-iのオン/オフ制御を行う。第1の電 位状態変化検出器31は、駆動回路32の出力信号、及 び入力端子53からのタイミング制御信号に従って動作 し、次の1走査ラインに選択状態が移行するときのデー タ電極の電位状態 (駆動状態) の変化を検出し、その検 出値に対応した可変インダクタ18のインダクタンス値 を設定する。

【0062】図2は、図1における駆動制御回路20の 内部構成を示したブロック図である。駆動回路32は、 i 段のシフトレジスタ1及び i ビットのラッチ2から構 成され、第1の電位状態変化検出器31は、第1の検出 器3及び第1のエンコーダ4から構成される。

【0063】i段のシフトレジスタ1の入力端子51及 び52には夫々、i本のデータ電極に対応した表示デー タ信号及び転送クロック信号が入力される。シフトレジ スタ1の出力Q1~Q1は、ラッチ2及び第1の検出器3 に入力される。ラッチ2は、入力端子53に印加される タイミング制御信号に応答して、入力Q、~Q、をラッチ 出力Y,~Y,として保持する。出力Y,~Y,は、第1の 検出器3に入力される。

【0064】第1の検出器3は、電位状態が変化するデ ータ電極を検出するもので、シフトレジスタ出力Q、~ Q,及びラッチ出力Y,~Y,を入力信号として論理演算 -1~22-iを有している。スイッチ22-i~22-iの各 50 処理を行い、検出信号A,~A,を出力する。検出信号A

1~A1は、第1のエンコーダ4に入力されると共に、出 力端子54を経由して図1のスイッチ手段21の各制御 端子に入力され、スイッチ22-1~22-iのオン/オフ を制御する。とのオン/オフ制御によって、蓄積される エネルギーが変化する(電位状態が変化する)データ電 極にのみスイッチ22-1~22-iを選択的に接続するこ とができる。

【0065】第1のエンコーダ4は、検出信号A,~A, をエンコードしてバイナリ信号 a1~ a2を出力端子55 に出力する。バイナリ信号a,~a。は夫々、図21の可 10 変インダクタ18におけるスイッチ43-1~43-m及び 45-1~45-mの制御端子に入力され、そのバイナリコ ード値に対応して、図21のスイッチ43-1~43-m及 び45-1~45-mのオン/オフの組合わせを夫々選択し て、所要のインダクタンス値を設定する。

【0066】上記動作では、入力端子53に印加される タイミング制御信号は、走査電極S,の選択状態の切換 え信号と同じ周期で入力される。従って、ラッチ2の出 力信号Y1~Y1によりデータ電極の駆動を行っている期 間中、シフトレジスタ1内では次の1走査ラインに対応 20 する表示データ信号の転送が行われる。このため、シフ トレジスタ1におけるi段の転送が完了した時点で、シ フトレジスタ出力Q1~Q1とラッチ出力Y1~Y1の内 で、対応するi番目の出力Q、及びY、を相互に比較する ことにより、走査電極の選択状態が5,から5,,,に移行 するときに電位状態が変化するデータ電極D,を検出す ることができる。

【0067】本実施形態例では、図21で説明したよう な1組の可変インダクタを、エネルギー回収及び再利用 ータ電極の電位状態の検出もこの切換え動作に合わせて 時系列的に行えば良い。

【0068】図3は、第1の検出器3の論理回路構成の 一例を示す回路図である。図中の「黒→白」は非発光か ら発光への移行を、「白→黒」は発光から非発光への移 行を夫々示す。

【0069】第1の検出器3は、出力Y,と出力Q,の反 転値との論理積を出力するゲート62 a、出力Y,の反 転値と出力Q1との論理積を出力するゲート63a、及 ート62bを有する。第1の検出器3は更に、出力Y, の反転値と出力Q,との論理積を出力するゲート63 b、出力Y,と出力Q,の反転値との論理積を出力するゲ ート62i、及び、出力Y,の反転値と出力Q,との論理 **積を出力するゲート63iを有する。**

【0070】第1の検出器3は、入力端子61からの制 御信号に従ってゲート62 a 又は63 a の出力を選択し てA1として出力するゲート64 a及び65 a、制御信 号に従ってゲート62b又は63bの出力を選択してA 2として出力するゲート64b及び65b、並びに、制

御信号に従ってゲート62i又は63iの出力を選択し てAiとして出力するゲート64i及び65iを有す

【0071】第1の検出器3では、静電エネルギーを回 収する際には、入力信号Q、Y、C対して電位状態がV dd レベルからGNDレベルに変化するデータ電極の本 数を検出すれば良いので、入力端子61に論理"1"の 制御信号を入力する。とれにより、VddレベルからG NDレベルに変化したデータ電極に対応する検出信号と してA₁=1が出力される。一方、回収した静電エネル ギーをデータ電極に供給して再利用する際には、GND レベルからVddレベルに変化するデータ電極の本数を 検出すれば良いので、入力端子61に論理"0"の制御 信号を入力することにより、GNDレベルからVddレ ベルに変化したデータ電極に対応する検出信号としてA ,=1が出力される。

【0072】以上のように、本実施形態例では、データ 電極の寄生容量に蓄積された静電エネルギーの回収及び 再利用時に、表示データ信号の変化に伴って電位状態が 変化するデータ電極のみの本数をカウントすることがで き、スイッチ22-1~22-iの内でオンとなったスイッ チ数に従って、可変インダクタ18のインダクタンス値 を設定することができる。これにより、エネルギー回収 対象となる全てのデータ電極の静電容量値に対応するイ ンダクタンス値を選択し、次の走査電極の選択期間に移 行した際に容量性データ電極と可変インダクタ18との 共振周波数が変化するのを補償することができる。従っ て、回収回路17側に閉じているスイッチ22-1~22 -iの個数が少ない際には、インダクタンス値を大きくす 時に時系列的に切り換えて動作させている。従って、デ 30 ることによって回収時間が必要以上に短くならないよう にできる。また、逆の場合には、インダクタンス値を小 さくすることによって、回収時間が必要以上に長くなら ないようにできる。とのため、データ電極のエネルギー 回収効率が向上する。

> 【0073】図4は、本発明の第2実施形態例によるデ ィスプレイ駆動回路の構成を示す回路図である。本実施 形態におけるディスプレイ駆動回路も、回収回路17、 スイッチ手段21及び駆動制御回路20を備える。

【0074】スイッチ手段21は、複数のスイッチ24 び、出力Y,と出力Q,の反転値との論理積を出力するゲ 40 -1~24-i、及び25-1~25-iから構成される。スイ ッチ25-1~25-iの各第1端子が夫々、負荷容量23 -1~23-iに接続され、各第2端子がGNDに、各第3 端子が電源Vddに接続される。スイッチ24-1~24 -iの各第1端子が夫々、スイッチ25-1~25-iの第1 端子に接続され、各第2端子が、回収回路17の入力端 子である回収用可変インダクタ26の第1端子に共通接 続される。スイッチ24-1~24-iの第3端子が夫々、 回収回路17の出力端子である供給用可変インダクタ2 7の第1端子に共通接続される。スイッチ24-1~24 50 -i及び25-1~25-iは、例えば、データドライバIC

として集積化して用いられる。

【0075】回収回路17は、2つの可変インダクタ2 6及び27、回収/供給用キャバシタ46、並びに、ス イッチ47及び48から構成される。但し、本実施形態 例でスイッチ47、48は必須ではない。可変インダク タ26及び27の各第1端子には夫々、スイッチ47及 び48の各第1端子が接続される。可変インダクタ26 及び27の各第2端子には、回収/供給用キャパシタ4 6の第1端子が共通接続される。回収/供給用キャパシ タ46の第2端子はGNDに接続される。回収用可変イ 10 ンダクタ26として図12に示すもの、供給用可変イン ダクタ27としては図13に示すものが夫々使用でき

【0076】図12は、回収用可変インダクタ26の一 構成例を示す回路図である。回収用可変インダクタ26 は、入力端子26a及び出力端子26bを有し、並列に 接続されたインダクタ49-1、49-2・・・49-mと、 インダクタ49-1~49-mに夫々直列にアノード電極が 接続されたダイオード42-1、42-2···42-mと、 ダイオード42-1~42-mにカソード電極が夫々直列に 20 接続されたスイッチ43-1、43-2…43-mとを有す る。

【0077】上記構成の回収用可変インダクタ26で は、バイナリ信号a1~a に従ってスイッチ43-1~4 3-mがオン/オフ制御されることによって、インダクタ 49-1~49-mの並列接続による合成インダクタンス値 が選択される。これにより、回収回路側17に閉じてい るスイッチ24-1~24-iの個数が少ないときには、イ ンダクタンス値を大きくして回収時間が必要以上に短く さくして回収時間が必要以上に長くならないようにする ことができる。

【0078】図13は、供給用可変インダクタ27の一 構成例を示す回路図である。供給用可変インダクタ27 は、入力端子27a及び出力端子27bを有し、並列に 接続されたインダクタ50-1、50-2···50-mと、イン ダクタ50-1~50-mに夫々直列にカソード電極が接続 されたダイオード44-1 44-2…44-mと、ダイオー ド44-1~44-mのアノード電極に夫々直列に接続され たスイッチ45-1、45-2…45-mとを有する。

【0079】上記構成の供給用可変インダクタ27で は、バイナリ信号b,~b,に従ってスイッチ45-1~4 5-mがオン/オフ制御されることによって、インダクタ 50-1~50-mの並列接続による合成インダクタンス値 が選択される。可変インダクタ26、27は、上記構成 に限られることなく、外部からの制御信号に従ってイン ダクタンス値が選択できるものであれば良い。

【0080】図4に示すように、駆動制御回路20は、 駆動回路32と、第2の電位状態変化検出器33とから 構成される。駆動回路32は、入力端子51、52及び 50 ト66a、及び、出力Y,の反転値と出力Q,との論理積

53から夫々入力される表示データ信号、転送クロック 信号及びタイミング制御信号に従って動作する。

【0081】第2の電位状態変化検出器33は、駆動回 路32の出力信号、及び入力端子53からのタイミング 制御信号に従って動作し、出力端子54からスイッチ手 段21の各制御端子に制御信号を出力し、スイッチ24 -1~24-iのオン/オフを制御する。第2の電位状態変 化検出器33は更に、次の1走査ラインに選択状態が移 行する際のデータ電極の電位状態の変化を検出し、その 検出値に応じた可変インダクタ26及び27の各インダ クタンス値の設定制御を行う。

【0082】図5は、図4における駆動制御回路20の 内部構成を示したブロック図である。駆動回路32は、 i段のシフトレジスタ1とiビットのラッチ2とから構 成される。第2の電位状態変化検出器33は、電位状態 が変化するデータ電極を検出する第2の検出器5と、第 2のエンコーダ6とから構成される。

【0083】i段のシフトレジスタ1の入力端子51及 び52には夫々、i本のデータ電極に対応した表示デー タ信号及び転送クロック信号が入力される。シフトレジ スタ1の出力Q, $\sim Q$, は、次の1 走査ラインの表示デー タ信号としてラッチ2及び第2の検出器5に入力され る。ラッチ2は、入力端子53に印加されるタイミング 制御信号に従って、入力Q、~Q、をラッチ出力Y、~Y、 として保持する。出力Y,~Y,は、現在の表示データ信 号として第2の検出器5に入力される。

【0084】第2の検出器5は、シフトレジスタ出力Q ,~Q,及びラッチ出力Y,~Y,を入力として論理演算処 理を行い、検出信号A、~A、及びB、~B、を出力する。 ならないようにし、逆の場合にはインダクタンス値を小 30 検出信号A₁~A₁及びB₁~B₁は、出力端子54を経由 してスイッチ手段21の各制御端子に入力されて、スイ ッチ24-1~24-iのオン/オフを制御する。この場合 に、検出信号A, ~A, は静電エネルギーを回収すべきデ ータ電極に対応し、検出信号B,~B,は静電エネルギー を供給すべきデータ電極に対応する。

> 【0085】第2のエンコーダ6は、検出信号A、~A、 をエンコードしてバイナリ信号 81~8 として出力端子 55に出力し、検出信号B、~B、をエンコードしてバイ ナリ信号 b,~b,として出力端子56 に出力する。バイ 40 ナリ信号a, ~a 及びb, ~b は、図12及び図13の 可変インダクタ26、27におけるスイッチ43-1~4 3-m及び45-1~45-mの対応する制御端子に入力され る。可変インダクタ26、27では、バイナリコード値 に応答して、スイッチ43-1~43-m及び45-1~45 -mのオン/オフの組合わせを夫々選択することにより、 所要のインダクタンス値を設定する。

【0086】図6は、第2の検出器5の論理回路構成の 一例を示す回路図である。第2の検出器5は、出力Y、 と出力Q1の反転値との論理積をA1として出力するゲー

転送クロック信号及びタイミング制御信号に従って動作 する。

をB1として出力するゲート67aを有する。第2の検 出器5は更に、出力Y、と出力Q、の反転値との論理積を A2として出力するゲート66b、出力Y2の反転値と出 カQ₂との論理積をB₂として出力するゲート67b、出 カY、と出力Q、の反転値との論理積をAiとして出力す るゲート66i、及び、出力Y,の反転値と出力Q,との 論理積をBiとして出力するゲート67iを有する。

【0087】上記構成の第2の検出器5では、静電エネ ルギーを回収すべきデータ電極を検出するために、入力 信号Q,、Y,に対する出力A,~A,を監視して、電位状 10 態が「Vdd」→「GND」に変化するデータ電極に対 応する検出信号としてA,=1となるデータ電極の本数 を検出する。一方、再利用のために回収した静電エネル ギーを供給すべきデータ電極を検出するために、出力B 1~B1を監視して、電位状態が「GND」→「Vdd」 に変化するデータ電極に対応する検出信号としてB,= 1となるデータ電極の本数を検出する。

【0088】第2の検出器5では更に、データ電極から 静電エネルギーを回収する際には、検出信号A1~A1に よってスイッチ24-1~24-iのオン/オフを制御し、 回収した静電エネルギーをデータ電極に供給する際に は、検出信号B,~B,によってスイッチ24-1~24-i のオン/オフを制御する。このオン/オフ制御により、 エネルギー回収時には、VddレベルからGNDレベル に変化するデータ電極の寄生容量にのみスイッチ24-1 ~24-iを選択的に接続し、エネルギー供給時には、G NDレベルからVddレベルに変化するデータ電極の寄 生容量にのみスイッチ24-1~24-iを選択的に接続す るととができる。

【0089】本実施形態例では、図12及び図13に示 30 したような可変インダクタ26、27を回収回路17に 設けることにより、スイッチ手段21と回収回路17と の間で静電エネルギーの回収/再利用経路を分離すると とができる。これにより、静電エネルギーの回収/再利 用動作を同時進行的に行うことができるので、各動作に 対する割当て時間が大幅に増大する。その結果、同程度 の静電エネルギーを回収/再利用する際にも、回収経路 17に流れるピーク電流を低減できるので、回収/再利 用経路における抵抗成分によるエネルギー損失を一層低 減することができる。

【0090】図7は、本発明の第3実施形態例における ディスプレイ駆動回路の構成を示す回路図である。ディ スプレイ駆動回路は、回収回路17、スイッチ手段21 及び駆動制御回路16を備える。スイッチ手段21及び 回収回路17の各構成は、第2実施形態例と同様である ため、説明を省略する。

【0091】駆動制御回路16は、駆動回路32、第3 の電位状態変化検出器34、及び隣接電位状態変化検出 器35から構成される。駆動回路32は、入力端子5 1、52及び53から夫々入力される表示データ信号、

【0092】第3の電位状態変化検出器34は、駆動回 路32の出力信号、及び入力端子53からのタイミング 制御信号に従って動作し、出力端子54からスイッチ手 段21の各制御端子に制御信号を出力し、スイッチ24 -1~24-iのオン/オフを制御する。第3の電位状態変 化検出器34は更に、次の1走査ラインに選択状態が移 行する際のデータ電極の電位状態の変化を検出する。

【0093】隣接電位状態変化検出器35は、第3の電 位状態変化検出器34で検出されたデータ電極に隣接す るデータ電極の電位状態の変化を検出し、その検出値と 第3の電位状態変化検出器34の検出値とに従って、可 変インダクタ26及び27のインダクタンス値の設定制 御を行う。

【0094】図8は、図7における駆動制御回路16の 内部構成を示したブロック図である。 駆動制御回路 1 6 で、駆動回路32は、1段のシフトレジスタ1と1ビッ トのラッチ2とから構成される。第3の電位状態変化検 20 出器34は、第3の検出器7と第2のエンコーダ6とか ら構成される。隣接電位状態変化検出器35は、第4の 検出器8、第5の検出器9、第3のエンコーダ10、第 4のエンコーダ11、第1の加算器12、及び第2の加 算器13から構成される。

【0095】i段のシフトレジスタ1は入力端子51及 び52を有し、入力端子51及び52には夫々、i本の データ電極に対応した表示データ信号及び転送クロック 信号が入力される。シフトレジスタ1の出力Q,~Q ₁は、次の1走査ラインの表示データ信号としてラッチ 2及び第3の検出器7に入力される。ラッチ2は、入力 端子53に印加されるタイミング制御信号に従って、入 カQ,~Q,をラッチ出力Y,~Y,として保持する。現在 の表示データ信号としての出力 Y, ~ Y, は、第3の検出 器7に入力される。

【0096】第3の検出器7は、電位状態が変化するデ

ータ電極と変化しないデータ電極とを検出するもので、 シフトレジスタ出力Q、~Q、及びラッチ出力Y、~Y、を 入力信号として論理演算処理を行い、検出信号A₁~ A_1 、 $B_1 \sim B_1$ 及び $X_1 \sim X_1$ を出力する。 これらの検出 40 信号の内で、A, ~A, 及びB, ~B, は、第2のエンコー ダ6に入力されると共に、出力端子54を介してスイッ チ手段21 (図7)の制御端子に入力されて、スイッチ 24-1~24-iのオン/オフ制御を行う。第4の検出器 8及び第5の検出器9には、検出信号A1~A1、B1~ B_1 及び X_1 ~ X_1 が入力される。

【0097】第4の検出器8は、検出信号A1~A1、B 1~B,及びX1~X1を入力信号として論理演算処理を行 い、2×(i-1) つまり2i-2個の検出信号E_{1/1-1} 及びE,,,,,、並びに、2 i - 2 個の検出信号F,,,,,及 50 びF1/11を夫々出力する。第5の検出器9は、検出信

号 $A_1 \sim A_1$ 、 $B_1 \sim B_1$ 、及び $X_1 \sim X_1$ を入力信号として 論理演算処理を行い、2i-2個の検出信号 $G_{1/4-1}$ 及 び $G_{1/4+1}$ 、並びに、2i-2個の検出信号 $H_{1/4-1}$ 及び $H_{1/4+1}$ を夫々出力する。

【0098】第3のエンコーダ10は、検出信号E
,,,,,及びE,,,,,、並びに、F,,,,,及びF,,,,,をエンコードしてバイナリ信号u,~u,を出力する。第4のエンコーダ11は、検出信号G,,,,,及びG,,,,、並びに、H,,,,,及びH,,,,,をエンコードしてバイナリ信号v,~v,を出力する。これらの検出信号E、F、G、H 10における,,,,,及び,,,,,は大々、iとi-1との比較結果及びiとi+1との比較結果を示している。

【0099】一方、第2のエンコーダ6は、検出信号A、 \sim A、及びB、 \sim B、を夫々エンコードしてバイナリ信号 a、 \sim A。及びb、 \sim b。を出力する。第1の加算器12 は、バイナリ信号u、 \sim a。を第2入力として、これらを重み付け加算し、その演算結果を出力端子55に出力する。第2の加算器13は、バイナリ信号v、 \sim V。を第1入力、バイナリ信号v、 \sim b。を第2入力として、これらを重み付け加算し、その演算結果を出力端子56に出力する。

【0100】出力された上記演算結果は、可変インダクタ26、27(図12、図13)におけるスイッチ43-1~43-m及び45-1~45-mの対応する制御端子に入力される。可変インダクタ26及び27では、バイナリコード値に応じて、スイッチ43-1~43-m及び45-1~45-mのオン/オフの組合わせを夫々選択することにより、所要のインダクタンス値が設定される。

【0101】図9は、第3の検出器7の論理回路構成の一例を示す回路図である。第3の検出器7は、出力Y1と出力Q1の反転値との論理積をA1として出力するゲート68a、出力Y1の反転値と出力Q1との論理積をB1として出力するゲート69a、並びに、ゲート68a及びート69a双方の出力A1とB1の論理和の反転値をX1として出力するNORゲート70aを有する。

【0102】第3の検出器7は、出力Y,と出力Q,の反転値との論理積をA2として出力するゲート68b、出力Y,の反転値と出力Q,との論理積をB2として出力するゲート69b、並びに、ゲート68b及び一ト69b双方の出力A2とB2の論理和の反転値をX2として出力するNORゲート70bを有する。第3の検出器7は更に、出力Y,と出力Qiの反転値との論理積をAiとして出力するゲート68i、出力Y,の反転値と出力Q,との論理積をBiとして出力するゲート69i、並びに、ゲート68i及びート69i双方の出力AiとBiの論理和の反転値をXiとして出力するNORゲート70iを有する。

【0103】上記構成の第3の検出器7では、静電エネ 1 c ~ 74 c 及びORゲート75 c 、76 c を有する。 ルギーを回収すべきデータ電極を検出するために入力信 【0109】上記構成の第4の検出器8では、注目する 号Q,、Y,に対する出力A1~Aiを監視して、電位状 50 データ電極D,の両側に隣接するデータ電極D,-1及びD

態が「 $V d d J \rightarrow \Gamma GND J$ に変化するデータ電極に対応する検出信号として $A_1 = 1$ (白 \rightarrow 黒の変化)となるデータ電極を検出する。一方、回収した静電エネルギーを供給すべきデータ電極を検出するために出力 $B_1 \sim B_1$ を監視して、電位状態が「 $GND J \rightarrow \Gamma V d d J$ に変化するデータ電極に対応する検出信号として $B_1 = 1$ (黒 \rightarrow 白の変化)となるデータ電極を検出する。更に、電位状態が変化しないために静電エネルギーの回収も再利用も施さないデータ電極を検出するために出力 $X_1 \sim X_1$ を監視して、電位状態が変化しないデータ電極に対応する検出信号として $X_1 = 1$ (無変化)となるデータ電極を検出する。

【0104】また、第3の検出器7は、第2実施形態例と同様に、データ電極から静電エネルギーを回収する際には、検出信号A1~A1によってスイッチ24-1~24-i(図7)のオン/オフを制御し、データ電極に静電エネルギーを供給する際には、検出信号B1~B1によってスイッチ24-1~24-iのオン/オフを制御する。

【0105】第2のエンコーダ6は、上記検出結果の内のA₁~A₁をバイナリ信号a₁~a₂に変換し、出力データ電極D₁~D₁の内で電位状態が「VddJ→「GND」に変化するものの合計数を求める。この合計数に対応する静電容量は、データ電極と走査電極との交差容量成分C₅、及びデータ電極と維持電極との交差容量成分C₆を、静電エネルギーを回収すべき全データ電極について合計したものに相当する。第2のエンコーダ6は、上記検出結果の内のB₁~B₁をバイナリ信号b₁~b₂に変換し、データ電極D₁~D₁の内で電位状態が「GND」→「Vdd」に変化するものの合計数を求める。

【0106】次に、電位状態が変化するデータ電極に対して、このデータ電極に隣接するデータ電極の電位状態の変化を検出する動作について説明する。

【0107】図10は、第4の検出器8の論理回路構成の一例を示す回路図である。第4の検出器8は、注目するデータ電極が「Vdd」 \rightarrow 「GND」に変化する際に、このデータ電極に隣接するデータ電極の電位状態の変化を検出する。第4の検出器8の出力 $E_{1/1-1}$ 、 $E_{1/1-1}$ 、及び $F_{1/1-1}$ 、 $F_{1/1-1}$ は、入力信号 $A_1=1$ であるときにのみ検出動作が可能な状態となる。

【0108】第4の検出器8は、注目するデータ電極の電位状態の変化を検出するためのANDゲート71a~74a及びORゲート75a、76aと、注目するデータ電極の一方の側に隣接するデータ電極の電位状態の変化を検出するためのANDゲート71b~74b及びORゲート75b、76bとを有する。第4の検出器8は更に、注目するデータ電極の他方の側に隣接するデータ電極の電位状態の変化を検出するためのANDゲート71c~74c及びORゲート75c、76cを有する。【0109】上記構成の第4の検出器8では、注目する

1.1の電位状態の変化を検出する。 ここでは、説明を簡 単化するために、一方の側に隣接するデータ電極の電位 状態の変化の検出について説明する。

【0110】注目するデータ電極D,の電位状態が「V dd」→「GND」に変化するとき、第3の検出器7 は、図9 に示されるようにA,=1 (白→黒に変化)を 出力する。隣接データ電極D1-1における第3の検出器 7の検出出力は、電位状態の変化パターンにより、「V d d 」→「GND」時にはA₁₋₁ = 1、「GND」→ 「Vdd」時にはB₁₋₁=1、無変化時はX₁₋₁=1とな 10 る。隣接データ電極の電位状態がこれらの変化パターン となったとき、このデータ電極とその一方の側に隣接す るデータ電極との間の容量Caaは、前述した変化パター ン(a) \sim (c)の順に $C_{\bullet}=0$ 、 $2C_{\bullet}$ 、 C_{\bullet} となる。これら に対応する第4の検出器8の検出出力は、図10の論理 回路より、同様に上記変化パターン(a)~(c)の順にE $\frac{1}{1-1}$ $\frac{1}{F_{1/1-1}} = 0/0, 1/1, 0/1 & x3. CC$ で、例えばE_{1/1-1}/F_{1/1-1}=0/1の場合には、E 1/1-1が0、F1/1-1が1であることを表す。

【0111】以上の検出動作は、隣接するデータ電極D 20 1-1との状態比較によるものであるが、他方の側に隣接 するデータ電極D...との比較においても同様に行うと とができ、その検出結果はE1/111及びF1/112として出 力される。

【0112】以上のように、両側に隣接するデータ電極 との電位状態の比較によって第4の検出器8から出力さ れた各検出信号は、 $E_{1/1-1}$ (又は $E_{1/1+1}$)= 1、及 び、F_{1/1-1}(又はF_{1/1-1})=1であるとき、夫々にC 。の大きさをもつ隣接データ電極間の容量が存在すると

【0113】第3のエンコーダ10は、上記検出信号を 重み付けすることなく、バイナリ信号 u, ~ u, にエンコ ードして出力する。これにより、i本のデータ電極の個 々の電位状態変化を考慮した場合に、エネルギーを回収 すべきデータ電極とそれに隣接するデータ電極との間の 容量Caの合計値を求めることができる。

【0114】以上説明した第2のエンコーダ6のバイナ リ出力a1~a1、及び第3のエンコーダ10のバイナリ 出力 u1~ u1を、第1の加算器12に入力して重み付け 加算する。このときの重み付け係数としては、使用する PDPパネルのデータ電極がもつ容量成分である走査電 極との交差容量成分C。、維持電極との交差容量成分 Cc、及び、隣接するデータ電極相互の容量Caを用い る。従って、第1の加算器12の出力(:Op1)は $Op1 = \{a_1 \cdots a_1\} \cdot (C_s + C_c) + \{u_1 \cdots u_1\}$ · C 4

となる。第1の加算器12の出力は、回収用可変インダ クタ26の内部回路にあるスイッチ43-1~43-mの対 応する制御端子に入力される(図12)。

→「GND」に変化する際の可変インダクタンスの設定 動作である。一方、注目するデータ電極が「GND」→ 「Vdd」に変化する際の動作についてもほぼ同様に動 作する。

【0116】図11は、第5の検出器9の論理回路構成 の一例を示す回路図である。第5の検出器9は、注目す るデータ電極が「GND」→「Vdd」に変化する際 に、このデータ電極に隣接するデータ電極の電位状態の 変化を検出する。第5の検出器9の出力G,,,,、G 1/1.1、及びH_{1/1-1}、H_{1/1-1}は、入力信号B₁=1であ るときにのみ検出動作が可能な状態となる。

【0117】第5の検出器9は、注目するデータ電極の 電位状態の変化を検出するためのANDゲート77a~ 80a及びORゲート81a、82aと、注目するデー タ電極の一方の側に隣接するデータ電極の電位状態の変 化を検出するためのANDゲート77b~80b及びO Rゲート81b、82bとを有する。第5の検出器9は 更に、注目するデータ電極の他方の側に隣接するデータ 電極の電位状態の変化を検出するためのANDゲート7 7 c~80c及びORゲート81c、82cを有する。 【0118】注目するデータ電極D,の電位状態が「G ND」→「Vdd」に変化するとき、第3の検出器7 は、図9に示すようにB₁=1(黒→白に変化)を出力 する。隣接するデータ電極D,,,における第3の検出器 7の検出出力は、電位状態の変化パターンにより、「V dd」→「GND」時にはA₁₋₁=1、「GND」→ 「Vdd」に時はB,-,= 1、無変化時にはX,-,= 1 と なる。隣接データ電極の電位状態がこのような変化バタ ーンをとったとき、一方の側に隣接するデータ電極との 30 間の容量 C は、前述の変化パターン(a)~(c)の順に C 』=2C』、0、C』となる。これらに対応する第5の検 出器9の検出出力は、図11の論理回路より、前述の変 化パターン(a)~(c)の順に $G_{1/1-1}/H_{1/1-1}=1/1$ 、 0/0、0/1となる。

【0119】以上のように、両側に隣接するデータ電極 との電位状態の比較によって第5の検出器9から出力さ れた各検出信号は、G,,,-,(又はG,,,,)=1、H 1/1-1 (又はH1/1+1) = 1 であるとき、夫々にC4の大 きさを有する隣接データ電極間の容量が存在することを 示す。第4のエンコーダ11は、上記検出信号を重み付 けすることなく、パイナリ信号ャーマーにエンコードし て出力する。

【0120】以上説明した第2のエンコーダ6のパイナ リ出力b、~b、、及び、第4のエンコーダ11のパイナ リ出力v₁~v_kを、第2の加算器13に入力して重み付 け加算する。このとき、第1の加算器12の出力(:Op2)

 $Op2 = \{b_1 \cdots b_1\} \cdot (C_s + C_c) + \{v_1 \cdots v_1\}$ · C 4

【0115】以上は、注目するデータ電極が「Vdd」 50 となる。第2の加算器13の出力は、供給用可変インダ

クタ27の内部回路にあるスイッチ45-1~45-mの対 応する制御端子に入力される(図13)。

【0121】本実施形態例では、次ラインの走査電極に 選択状態が移行する際に、注目するデータ電極の電位状 態変化の検出に加えて、とのデータ電極に隣接するデー タ電極の電位状態変化をも検出することができる。更 に、これらの検出結果を総合した上で、エネルギー回収 対象となる全てのデータ電極の容量値を求め、その容量 値に従って、可変インダクタのインダクタンス値を補償 することができる。これにより、PDPの走査電極1ラ 10 イン毎の画像表示パターンが変化した場合でも、エネル ギー回収効率を向上させることができる。

【0122】本実施形態例では、2つの可変インダクタ 26、27を用いた回収回路の例を示したが、本実施形 態例を、第1実施形態例における1つの可変インダクタ 18を用いた回収回路に適用することも可能である。そ の場合には、図10の第4の検出器8と、図11の第5 の検出器9双方の検出出力部に、図3で説明したような 回収/再利用切換機能を付加すれば良い。

【0123】以上、本発明をその好適な実施形態例に基 20 づいて説明したが、本発明のプラズマディスプレイパネ ルの駆動装置及び駆動方法は、上記実施形態例の構成に のみ限定されるものではなく、上記実施形態例の構成か ら種々の修正及び変更を施したプラズマディスプレイバ ネルの駆動装置及び駆動方法も、本発明の範囲に含まれ る。

[0124]

【発明の効果】以上説明したように、本発明のプラズマ ディスプレイパネルの駆動装置及び駆動方法によると、 複数のスイッチによって、蓄積されるエネルギーが変化 30 するデータ電極のみにインダクタ及びキャバシタを選択 的に接続することができるので、静電エネルギーが回収 開始と同時に別のデータ電極の寄生容量に再配分されて 電力消費が発生する不都合を回避することができる。ま た、本発明のプラズマディスプレイパネルの駆動装置及 び駆動方法によると、上記効果に加えて、可変インダク タに最適なインダクタンス値を設定することができ、寄 生容量の充放電による静電エネルギーをより効果的に回 収し、PDPの低消費電力化に大きく寄与することがで

【図面の簡単な説明】

【図1】本発明の第1実施形態例におけるディスプレイ 駆動回路を示す回路図である。

【図2】第1実施形態例における駆動制御回路を示すブ ロック図である。

【図3】第1実施形態例における第1の検出器を示す構 成図である。

【図4】本発明の第2実施形態例におけるディスプレイ 駆動回路を示す回路図である。

【図5】第2実施形態例における駆動制御回路を示すブ 50 12:第1の加算器

ロック図である。

【図6】第2実施形態例における第2の検出器を示す構 成図である。

28

【図7】本発明の第3実施形態例におけるディスプレイ 駆動回路を示す回路図である。

【図8】第3実施形態例における駆動制御回路を示すブ ロック図である。

【図9】第3実施形態例における第3の検出器を示す構 成図である。

【図10】第3実施形態例における第4の検出器を示す 構成図である。

【図11】第3実施形態例における第5の検出器を示す 構成図である。

【図12】可変インダクタの構成例を示す回路図であ

【図13】可変インダクタの別の構成例を示す回路図で ある。

【図14】従来の交流駆動型PDPのパネル及びその駆 動回路部分の構成を示したブロック図である。

【図15】従来のPDP各部の1サブフィールド期間に おける駆動波形図である。

【図16】従来のデータパルス信号の波形を示すタイミ ングチャートである。

【図17】従来のディスプレイ駆動回路を示す回路図で ある。

【図18】従来のディスプレイ駆動回路における負荷エ ネルギーの回収動作時の波形図である。

【図19】従来のディスプレイ駆動回路を示す回路図で ある。

【図20】従来のディスプレイ駆動回路における駆動制 御回路の内部構成を示すブロック図である。

【図21】従来の可変インダクタの一構成を示す回路図

【図22】マトリクス状に配列された従来のPDPにお ける各電極間の容量を表した等価回路図である。

【図23】従来のPDPの表示パターンを説明するため の模式図である。

【符号の説明】

1:シフトレジスタ

2:5ッチ

3:第1の検出器

4:第1のエンコーダ

5:第2の検出器

6:第2のエンコーダ

7:第3の検出器

8:第4の検出器

9:第5の検出器

10:第3のエンコーダ

11:第4のエンコーダ

13:第2の加算器

16:駆動制御回路

21:スイッチ手段

22-1、22-2、22-1:スイッチ

23、23-1、23-2、23-i: 負荷容量

17:回収回路 18:可変インダクタ 19、20:駆動制御回路

74a、74b、74c:ANDゲート

75a、75b、75c:ORゲート


24-1、24-2、24-i、25-1、25-2、25-i:スイッチ 26:回収用可変インダクタ 27:供給用可変インダクタ 31:第1の電位状態変化検出器 32:駆動回路 33:第2の電位状態変化検出器 34:第3の電位状態変化検出器 35:隣接電位状態変化検出器 41.41-1.41-2.41-m:インダクタ


76a、76b、76c:ORゲート 77a、77b、77c:ANDゲート 78a, 78b, 78c: ANDゲート 41、41-1、41-2、41-m: インダクタ 79a、79b、79c:ANDゲート 42、42-1、42-2、42-m: ダイオード 80a、80b、80c:ANDゲート 43、43-1、43-2、43-m: スイッチ 20 81a、81b、81c:ORゲート 44、44-1、44-2、44-m: ダイオード 82a、82b、82c:ORゲート 101: PDPパネル 45、45-1、45-2、45-m: スイッチ 46:回収/供給用キャパシタ 102:データ電極 47、48:スイッチ 103: 走査電極 49-1、49-2、49-m: インダクタ 104:維持電極

50-1、50-2、50-m: インダクタ 105-1、105-k: データドライバ 51、52、53、61: 入力端子 106-1、106-L: 走査ドライバ 54、55、56、57、58: 出力端子 * 107: 維持パルス発生器


【図1】

【図12】







【図13】



【図2】







	Yi	$\mathbf{Q}_{\mathbf{i}}$	A _i		
			(回収時)	(再利用時)	
無変化	0	0	0	0	
黒→白	0	1	0	1	
白→黒	1	0	1	. 0	
無変化	1	1	0	0	

【図4】


【図22】




【図5】




.【図6】




[図7]




【図16】




[図8]




[図9]



【図10】




【図11】




$$\begin{split} G_{i \swarrow i-1} &= B_i \cdot A_{i-1} & (G_{i \swarrow i+1} = B_i \cdot A_{i+1}) \\ H_{i \swarrow i-1} &= B_i \cdot X_{i-1} + G_{i \swarrow i-1} & (H_{i \swarrow i+1} = B_i \cdot X_{i+1} + G_{i \swarrow i+1}) \\ & (A_{i+1}) & (B_{i+1}) & (X_{i+1}) & 片陵 \mathcal{Y} \end{split}$$

	Bį	A_{i-1}	B _{i-1}	X_{l-1}	Cda	$G_{1/1-1}$	$H_{l/l-1}$
Ī	1	0	0	1	Cd	0	1
	1	0	1	. 0	0	. 0	0.
	1	1	0	O	2C _d	1	1
	1	0	0 -	1	C^q	0	1


【図14】




【図15】



[図18]



【図19】



【図23】

